PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-163798

(43)Date of publication of application: 09.06.1992

(51)Int.CI.

G11C 16/06

(21)Application number: 02-291567

(71)Applicant : NEC CORP

(22)Date of filing:


29.10.1990

(72)Inventor: KONDOU ICHIYOSHI

(54) SEMICONDUCTOR STORAGE INTEGRATED CIRCUIT

(57)Abstract:

PURPOSE: To reduce the current load of a boosting circuit by applying voltage boosted by the boosting circuit for a fixed time only to the gates of all Y selectors selecting the control gate line of a device regardless of an output from a Y decoder circuit. CONSTITUTION: A semiconductor storage device (an EEPROM), boosting circuits 402, 403, 404 generating voltage higher than supply voltage and a Y decoder circuit 101 operated by a row selective address signal conductor are provided. Voltage boosted by the boosting circuits 402, 403, 404 is applied only to the gates of all Y selectors 102 selecting the control gate line of a device regardless of an output from the Y decoder circuit 101 for a fixed time. Accordingly, voltage being boosted by the built-in boosting circuits 402, 403, 404 and higher than supply voltage is applied to the gate electrodes of all Y selectors 102 selecting the control gate line of the EEPROM for the time including the time when the EEPROM conducts read operation, thus reducing the current load of the boosting circuits 402, 403, 404.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

BEST AVAILABLE COPY

⑩ 日本 国 特 許 庁 (J P)

①特許出願公開

平4-163798 ⑫公開特許公報(A)

Mint. Cl. 5

識別記号

庁内整理番号

@公開 平成4年(1992)6月9日

G 11 C 16/06

9197-5L G 11 C 17/00

309 D

審査請求 未請求 請求項の数 3 (全7頁)

60発明の名称

勿出 願 人

半導体配億集積回路

②特 願 平2-291567

顧 平2(1990)10月29日 20出

伊知良 近 藤 @発 明 者 日本電気株式会社 東京都港区芝5丁目7番1号 日本電気株式会社内

東京都港区芝5丁目7番1号

弁理士 内 原 四代 理 人

発明の名称

半導体記憶集積回路

特許請求の範囲

- 1. 電気的にプログラム可能な半導体記憶装置 と、電源電圧より高い電圧を発生させる昇圧回路 と、列武択アドレス信号線によって動作するYデ コーダ回路とを備え、前記Yデコーダ回路の出力 とは無関係に、前記装置のコントロールゲート線 を選択するすべてのYセレクタのゲートのみに、 . 所定時間前記昇圧回路により昇圧した電圧を印加 する手段を設けたことを特徴とする半導体記憶集 模图器.
- 2.所定時間が、半導体記憶装置に読み出し動 作を行う時間を含む額求項1記載の半等体記憶集
- 3.所定時間が、半導体記憶装置に書き込み又 は消去動作を行う時間以外の時間である額求項1

記載の半導体記憶集積回路。

発明の詳細な説明

〔産業上の利用分野〕

本発明は半導体記憶集積回路に関し、特に電気 的に記憶内容を変化することが可能な半導体記憶 装置(以下EEPROMと記す)に用いられるデ コーグ回路に関する.

(従来の技術)

従来のこの種の半導体記憶集積回路は、ビット と呼ばれる記憶単位をいくつかまとめてワードと いう単位にして取り扱われることが多く、第2図 はたとえば1ワードを4ピットで構成した場合で ある。第2因に示されているEEPROMは、1 ピットを構成し本来の記憶を行う半導体記憶装置 201と、ディジット株206と、前記半等体記 佳装置201のドレインに接続されていて、ゲー トに与えられるワードは205の信号により、ス イッチ動作を行う半導体装置202(以下、これ をピットセレクタと呼ぶ)とのトランジスタ2個 から構成される単位記憶セルを設け、さらに同一 パード内の半導体記憶装置の通常コントロールゲートと呼ばれるゲート電極204に接続され、このゲートに与えられる信号によりスイッチ動作と行う半導体装置203(以下、これをワードセシクタと呼ぶ)が1ワードに対して1個、第2図の例では1ワードは合計9個の半導体装置乃至半導体記憶装置により構成されている。

従来のEEPROMは、主に電源としては5V

体記憶装置のゲート電極やあるいはデコーダ回路 の出力に昇圧した電圧を与える。第3図に本方式 を用いた場合の構成を示す。

第3図においては、Xデコーダ回路301とYデコーダ回路302の出力に、昇圧電源305の 電圧を、Y、Xレベルシフト回路303、304 を介して昇圧するという構成となっている。

X デコーダ回路 3 0 1 、 Y デコーダ回路 3 0 2 は、 N A N D ゲート、インバータ、 制御信号 3 1 0 、 3 1 1 の交差するところのトランジスタをそれぞれ有し、ワードセレクタ 3 1 3 は第2 2 2 と同様な構成であり、 X 、 Y レベルシフト回路 3 0 4 は、それぞれ2個の P チャネルトランジスタを有する。 Y セレクタ 3 0 6 は、データ 線 3 0 9 と 交 差するところにトランジスタを有する。

これにより、コントロールゲート電圧供給額308の電圧(これを以下Vco電圧という)も、充分にコントロールゲートに印加されるようになる。Vco電圧は、1ボルト〜2ボルト程度の値であり、この値は、EEPROMを書き込んだ時の

を用いるものが主に扇発され、EEPROM自体 も、5Vの電源で動作するのに都合が良いような 半導体記憶装置として設計されていた。新規に低 電圧動作可能なEEPROMを開発する際、大き く分けて2つの方法が考えられる。1つは、EE PROM自体から低電源電圧で動作が可能なよう に新規に設計しなおす方法と、もう1つはEEP ROMは従来5V電源で用いられたものを用い、 デコーダ回路等の回路構成を新規に設計するとい う方法が考えられる。前者においては、新規にア ロセス開発と新規に回路設計を行う必要があり、 多くの時間と費用を要するが、後者においてはE EPROMの技術は確立されているので、新規に 回路設計を行うことにより、前者に比べて時間と 費用の点で有利である。ここでは、後者の場合の 例を示す。

従来から半導体記憶集積回路においては、電源 電圧から昇圧回路を設けて、回路内部の必要なと ころに昇圧した電源電圧よりも高い電圧を印加す るという方法がある。このような方法では、半導

しきい値と消去した時のしきい値とのほぼ中央値 に相当する値がとられる。

本例では、 X デコーダ回路の出力と、 Y デコーグ回路の出力を共に昇圧しているが、 この理由は、以下の 2 点である。 1 つに、 Y セレクタ

ところが、昇圧回路の供給できる電流は、一般的に10マイクロアンペア程度であり、この値は電源電圧の低下と共に小さくなっていく。前述したように、Xデコーダ回路301とYデコーダ回路302の出力を読み出し動作の際に必ず昇圧電圧まで充電しなくてはならない。通常、Xデコー

ワード線に128個、Yセレクタ数16個として、次のようになる。

Y デコーダ回路302の出力は、通常EEPROMの場合、1ワード分のすべてのY セレクタ306を選択しているので、EEPROMのコントロールゲートを選択する第2図のワードセレクタ

2 μ m × 5 μ m × 8.9×10⁻⁴ p F / μ m ²

 $= 8.9 \times 10^{-3} p F$

 2μ m \times 40 μ m \times 8.9 \times 10 $^{-4}$ p F / μ m 2

 $= 7.12 \times 10^{-2} p F$

203だけではなく、結果として第2図では5個のすべてのYセレクタのゲート電極が昇圧されることになる。

(発明が解決しようとする課題)

このような従来の低電圧読み出し動作可能なE EPROM半導を記憶集積回路は、昇圧回路に上って昇圧して軽減電圧より高い電圧を、X路のでは、路のでは、路ので、昇圧回路がで、昇圧回路があるがある。 での昇圧回路でない。 での昇圧回路がある。 での昇圧回路がある。 での昇圧回路がある。 での昇圧回路がある。 での昇圧回路ができる。 での昇圧回路ができる。 での昇圧回路ができる。 での月に回路ができる。 では、ことができる。

本発明の目的は、前記問題点を解決し、昇圧回路の電波負荷を小さくし、また低電源電圧側の動作限界を低くできるようにした半導体記憶集積回路を提供することにある。

[課題を解決するための手段]

本発明の半導体記憶集積回路の構成は、電気的

にプログラム可能な半導体記憶装置と、登瀬電圧 より高い電圧を発生させる昇圧回路と、列選択ア ドレス信号線によって動作するYデコーダ回路と を備え、前記Yデコーダ回路の出力とは無関係 に、前記装置のコントロールゲート線を選択する すべてのYセレクタのゲートのみに、所定時間前 記昇圧回路により昇圧した電圧を印加する手段を 設けたことを特徴とする。

(実施例)

.

次に本発明について図面を参照して説明する。 第1図は本発明の一実施例の半導体記憶集積回 路の回路図である。

第1回において、本実施例は、 Y デコーダ回路 101と、この出力に接続されている Y セレクタ 回路 102と、 Y デコーダの出力 森である データ 線選択線 113、コントロールゲート 線選択線 114を昇圧電源 105の電圧 V p m まで昇圧す るレベルシフト回路 103と、 Y セレクタ回路 102によりデータ線 109とコントロールゲート電圧供給線 108と接続される選択、非選択

電圧供給線108に現われている電圧Vcoをワード線104により選択されているすべてのメモリーセルのコントロールゲートに、VopーVтm<Vcoの場合でもV。=-VTm>Vco(Vpo:電源電圧、VTm:Yセレクタに用いられているトランジスタのしきい値)である限り、正しく与えることが可能である。

このとき、従来技術においては、選択したメモリーセル111のコントロールゲートにのみVcoを与えるようにしていたが、本実施例では、1ワードに接続されている本来非選択のメモビがられているを上でが出ているととがあっているEEPROMではないののには、方にはないののでは、まりといるなっている。これによる記憶ですっている。これによる記憶ですっている。これによる記憶ですっている。これによる記憶ですっている。すなわちには、同題がないことがわかっている。

次に書き込み消去動作について説明する。読み

メモリーセル111、112を含み構成される。 Yデコーダ回路101は、2個のNAND(ナンド)ゲート、インバータ、制御信号107の程と クロスするところの2個のトランジスタを有し、 Yセレクタ回路102は、コントロールゲート 電供給線108、データ線109に接続された トランジスタを有する。選択メモリーセル111 は、第2図と同様な回路である。非選択メモリー セル112は、半導体装置のみからなる。 レベル シフト回路は7個のトランジスタからなる。

次に本実施例の動作について説明する。半導体記憶装置の記憶内容を読み出す場合、読み出し制御信号107を共にHとする。このとき、データ線選択線113は、Yアドレス入力線110の値により、その出力がが、コントロールゲート線選択線114は、Yアドレス入力線110の入力に無関係にHである。書き込み消去制御信号線106はHであるから、このときコントロールゲート線選択線は、第2電源の電位になり、コントロールゲート

出し制御信号終106はH・制御信号線はHとする。このルシフトの選択で一クの銀110により選択でエクタ銀に与り選択を正を選択のでは、カストロールが、自己のでは、近に一クを正して、このでは、では、このでは、近のように関しては、近のように関しては、近のように関しては、近のように関しては、近のように関しては、近のように関しては、近のように関しては、近のように関しては、近のように関しては、近のように関しては、近のように関しては、近のように関しては、近のように関しては、近のように関しては、近のように関しては、観音を表してある。

本実施例においては、 Y デコーダ回路の出力で あるコントロールゲート線選択線 1 1 4 を昇圧回 路が読み出し動作にはいるとき 1 回チャージアッ アすれば良いので、 Y アドレスの異なる番地を何 度読み出しても昇圧回路の負荷は、 X デコーダ回 路の分だけである.

昇圧回路は、第4図に示すように、4個の昇圧 用コンデンサ402の2、4個のMIS型半導体 装置403、404により構成され、電流供給能 力は、コンデンサの容量値と動作クロック405 により、電流供給能力が従来例に比べて半分の能 力で良くなれば、コンデンサの容量値で半分がま わち面積が半分になり、動作周波数でいえば、昇 圧回路での消費電流が約半分になるという効果がある。

本実施例の半導体記憶集積回路の構成は、第1の電源と第1の電源とは異なる第2の電源と、電気的に記憶内容を変化することが可能な半導体記憶装置のドレインを選択する第1の半導体装置を単位記憶セルとし、前記単単位記憶セル内の半導体記憶装置のゲート端子を選択する第2の半導体装置を有し、前記第1・第2の半導体装置のゲートに第2の電源電圧

以上説明したように、本発明は、EEPROMが読み出し動作を行う時を含むような時間にEEPROMのコントロールゲート鍵を選択するすべてのYセレクタのゲート電極に内蔵した昇圧回路により昇圧した電源電圧より高い電圧を印面により再圧回路の出力によって動作を行っても、昇圧回路の出力によって動作するなけることになる効果がある。

また、従来用いられた電源電圧でのEEPRO M技術により、従来より低電源電圧で動作可能な

を与える手段に接続され前記第1の半導体装置の ドレインは、第1の電源のもとで動作するYデコ ーグ回路の出力により、ゲートが勧弾される第3 の半導体装置のゲートとは異なる塩子に接続さ れ、また前記第2の半導体装置のドレインは前記 Yデコーダ回路の出力と制御信号により、制御す る手段によりゲートが制御される第4の半導体装 置のゲートとは異なる婦子に接続され、前記第4 の半導体装置のゲートに前記Yデコーダ回路の出 力と制御信号により、第2の電源電圧を印加する 手段が接続され、前記大4の半導体装置のゲート に前記第2の電源電圧を半導体装置が、電気的に 記憶内容を変化させている期間を除き、かつ半薄・ 体装置の記憶内容を読み出している期間を含むよ うに与えることを特徴とし、特に前記第2の電源 電圧が前記第1の電源より発生される手段を内蔵 していることを特徴とし、また特に前記単位記憶 セルを2個以上まとめて前記第2の半導体装置が 選択していることを特徴とする。

(発明の効果)


技術を提供可能となるという効果がある。


図面の簡単な説明


第1図は本発明の一実施例の半導体記憶集積回路の回路図、第2図は電気的に書き込み消去可能な半導体記憶装置の1ワードの構成を示す回路図、第3図は従来技術における半導体記憶集積回路の回路図、第4図は第1図の回路に基く昇圧回路の回路図である。

101.302… Y デコーグ回路、102. 306… Y セレクタ回路、103.303.30 4…レベルシフト回路、111.112…メモリーセル、202.314…ビットセレクタ、20 3.313…ワードセレクタ、402…昇圧用コンデンサ・

代理人 弁理士 內 原 智







This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ OTHER: □

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.